Korean Patent Office Patent Publication Gazette

Patent Publication No.

0179563

Date of Publication:

November 27, 1998

International Class(es):

H01L 21/31

Title of the Invention:

Method of Forming Interlayer Planarization

Film of Semiconductor Device

Patent Appln. No.

1995-069477

Filing Date:

December 30, 1995

Inventor(s):

Park Sang-hyun

Applicant(s):

HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

(transliterated, therefore the spelling might be incorrect)

Abstract

The present invention relates to a method of forming an interlayer planarization film of a semiconductor device. More specifically, the present invention relates to a method of forming an interlayer planarization film of a semiconductor device that can have the dielectric film of a DRAM capacitor prevented from being damaged during the flowing step of the interlayer planarization film in the process of fabricating a semiconductor DRAM device. According to the present invention, in the step of forming an interlayer planarization film on the capacitor of a semiconductor DRAM device, the BPSG flowing step is eliminated. Following vapor deposition of an insulation film, the surface is planarized, and then phosphorous atoms are ion-implanted to prevent damage in the dielectric film during the flowing step of high temperature and prevent attachment of respective metal ions during the subsequent steps. Thus, the reliability of the device is improved.

(19) 대한민국특허청(KR)

KIM & CHANG


(12) 등록특허공보(B1)

(51) • Int. Cl. •		(11) 등록번호	득0179563 1998년 11월 <i>2</i> 7일	-
H01L 21 /31		(24) 등록일자		
(21) 출원번호	气1995-069477	(65) 공개번호	与1997-052870	
(22) 출원일자	1995년 12월30일	(43) 공개읟자	1997년07원29일	
(73) 특허권자	현대전자산업주식회사	김주용		_
	경기도 이천군 부발읍 아미	리 산 136-1		
(72) 발명자	박상준			
	경기도 이천군 이천읍 창전	10리 49-17		
(74) 대리인	최용순			
십시관 : 고광석				
(54) 반도체 소자의 충긴	명단화막 형성방법			_

出学

은 발명은 반도체 소자의 총간 명단화막 형성방법에 관한 것으로, 보다 구체적으로는, 반도체 디램소자의 제조 공 정시 용간 평탄화막의 플로우공정으로 인한 디램 캐패시터의 유전체막의 손상을 방지할 수 있는 반도체 소자의 흥 간 평란화막 형성방법에 관한 것으로, 본 발명에 따르면, 반도체디램 소자의 캐패시터 상부에 축간 평란화막을 형 성하는 공정에 있어서, 기존의 BPSG의 플로우 공정을 배제하고, 절면막을 증착한다음, 표면을 평란하게 하고, 이 어서 인 원자를 이은 주입함으로써, 고은의 플로우 공정으로 인한 유전체막의 손상 및 이후의 공정시 금속 이온들 의 출착을 방지하여 소자의 신뢰성을 향상시킬 수 있다.

QHS



BEST AVAILABLE COPY

母姐从

[발명의 명칭]